PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-057301

(43) Date of publication of application: 22.02.2002

(51)Int.CI.

H01L 27/105 H01L 21/283 H01L 21/316 // C23C 14/34

(21)Application number: 2000-245714

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

14.08.2000

(72)Inventor: YAMAKAWA KOJI

ARIKADO TSUNETOSHI


OKUMURA KATSUYA

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device having a structure in which a dielectric film and a ferroelectric film are crystallized irrespective of the condition of the substratum, and a manufacturing method of the semiconductor device.

SOLUTION: In a semiconductor device having a capacitor using a ferroelectric film, the ferroelectric film formed on a semiconductor substrate 108 is crystallized by using a flash lamp 107. The semiconductor substrate can be previously heated by using a halogen lamp. Crystallization is enabled without exerting influence on the structure of a lower part of the capacitor. A one-transistor semiconductor memory can be obtained wherein the ferroelectric film like a PZT film is crystallized on an SiO2 insulating film like a gate oxide film or silicon by using the flash lamp, in the state that interface reaction is restrained. Furthermore, crystallization is enabled only in a part irradiated with a light by using a mask when the flash lamp is used. A metal mask, a glass mask, etc., which shield a lamp light can be used as a mask member.



LEGAL STATUS

[Date of request for examination]

30.03.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-57301 (P2002-57301A)

(43)公開日 平成14年2月22日(2002.2.22)


(51) Int.Cl.7	識別記号	FI	テーマコート*(参考)
H01L 27/10	95	H01L 21/283	L 4K029
21/28	3 .	21/316	Y 4M104
21/31	6	C 2 3 C 14/34	N 5F058
// C 2 3 C 14/34		H01L 27/10	444B 5F083
			444A
		審査請求 未請求	請求項の数12 OL (全 19 頁)
(21)出願番号	特願2000-245714(P2000-245714)	(71)出題人 0000030	78
		株式会社	上東芝
(22)出顧日	平成12年8月14日(2000.8.14)	東京都港区芝浦一丁目1番1号	
		(72)発明者 山川 昇	2 司
		神奈川県	横浜市磯子区新杉田町8番地 株
	•	式会社界	(芝横浜事業所内
		(72)発明者 有門 組	緻
		神奈川県	横浜市磯子区新杉田町8番地 株
		式会社東	泛横浜事業所内
		(74)代理人 1000976	29
		弁理士	竹村 毒
			最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【課題】 下地の状態によらずに誘電体膜、強誘電体膜が結晶化された構造を有する半導体装置及び半導体装置の製造方法を提供する。

【解決手段】 強誘電体膜を用いたキャパシタを具備する半導体装置において、フラッシュランプ107を用いて半導体基板108に形成された強誘電体膜を結晶化する。半導体基板はハロゲンランプで予め加熱しておくことができる。キャパシタの下部の構造に影響を与えることなく結晶化が可能になる。またフラッシュランプを用いてゲート酸化膜などのSiO2絶縁膜あるいはシリコン上に界面反応を抑制した状態でPZT膜などの強誘電体膜を結晶化した1トランジスタタイプの半導体メモリが得られる。さらにフラッシュランプを使用する際にマスクを使用することにより光の照射された部分のみ結晶化が可能である。マスク材はランプ光を遮光するメタルマスク、ガラスマスクなどを使用できる。



【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板上に形成されたシリコン酸化膜からなるゲート酸化膜と、

前記ゲート酸化膜上に形成され、且つ結晶化された強誘 電体膜と、

前記強誘電体膜上に形成された電極とを具備し、

前記ゲート酸化膜は、膜の厚さが20nm以下であることを特徴とする半導体装置。

【請求項2】 半導体基板と、

前記半導体基板上に形成された第1の絶縁膜に埋め込まれた接続プラグと、

前記接続プラグに電気的に接続された下部電極、この下 部電極上に形成され、且つ結晶化された強誘電体膜及び この強誘電体膜上に形成された上部電極から構成された キャパシタと、

前記キャパシタを被覆するように、前記第1の絶縁膜上 に形成されたシリコン酸化膜からなる第2の絶縁膜とを 具備し、

前記第1の絶縁膜と前記強誘電体膜との接触部分に形成 20 された前記強誘電体膜に含まれる陽イオン元素とシリコンとの混合領域が30 n m以下であることを特徴とする 半導体装置。

【請求項3】 前記接続プラグが埋め込まれた第1の絶 縁膜には前記半導体基板に形成された半導体素子と電気 的に接続される少なくとも1層のアルミニウムを主成分 とする金属配線もしくは銅を主成分とする金属配線が形 成されていることを特徴とする請求項2に記載の半導体 装置。

【請求項4】 前記接続プラグと前記下部電極との間に 30 はバリア層が形成され、前記下部電極と前記バリア層を合わせた膜厚は、50nm以上、150nm以下であることを特徴とする請求項2又は請求項3に記載の半導体装置。

【請求項5】 前記強誘電体膜は、チタン酸ジルコン酸 鉛からなることを特徴とする請求項1乃至請求項4のい ずれかに記載の半導体装置。

【請求項6】 請求項1万至請求項5のいずれかに記載された強誘電体膜をフラッシュランプを用いて加熱することにより結晶化する工程を具備していることを特徴とする半導体装置の製造方法。

【請求項7】 半導体基板上もしくはこの半導体基板に 被覆形成された電極あるいはゲート酸化膜上にアモルフ ァス状態の強誘電体膜を形成する工程と、

前記アモルファス状態の強誘電体膜上に遮光マスクを直接もしくは所定の距離をおいて配置する工程と、

前記遮光マスクを介してフラッシュランプを前記アモルファス強誘電体膜に照射して前記強誘電体膜を選択的に結晶化する工程とを具備したことを特徴とする半導体装置の製造方法。

【請求項8】 半導体ウェーハ上にアモルファス状態の 強誘電体膜を形成する工程と、

前記アモルファス状態の強誘電体膜が形成された前記半 導体ウェーハ周辺のベベル部上に遮光マスクを直接もし くは所定の距離をおいて配置する工程と、

前記遮光マスクを介してフラッシュランプを前記アモルファス状態の強誘電体膜に照射して前記強誘電体膜を選択的に結晶化する工程とを具備したことを特徴とする半導体装置の製造方法。

3 【請求項9】 前記強誘電体膜は、チタン酸ジルコン酸 鉛からなることを特徴とする請求項6乃至請求項8のいずれかに記載の半導体装置の製造方法。

【請求項10】 半導体基板上にシリケート誘電体、ペロブスカイト型誘電体、 ZrO_2 、 HfO_2 、 Ta_2O_5 、 TiO_2 から選ばれた材料からなるゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上にゲート電極を形成する工程と、 前記ゲート絶縁膜の前記ゲート電極が形成されたゲート 領域以外の部分に遮光マスクを直接もしくは所定の距離 をおいて配置する工程と、

前記遮光マスクを介してフラッシュランプを前記ゲート 絶縁膜に照射して前記ゲート領域のゲート絶縁膜を選択 的に結晶化する工程とを具備したことを特徴とする半導 体装置の製造方法。

【請求項11】 前記遮光マスクには、露光光学系と縮小投影露光とを併用することを特徴とする請求項7乃至請求項10のいずれかに記載の半導体装置の製造方法。

【請求項12】 前記強誘電体膜もしくは前記ゲート絶縁膜を結晶化するために行われるフラッシュランプ照射 は、下記の式(1)、(2)の条件に従って行われることを特徴とする請求項6乃至請求項11のいずれかに記載の半導体装置の製造方法。

 $E \ge - (T/10) + 55 \cdot \cdot \cdot (1)$

 $I = \alpha \cdot E / \tau > 1500 \cdot \cdot \cdot \cdot (2)$

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体メモリなど に形成された強誘電体膜を誘電体とするキャパシタ及び キャパシタ形成用フラッシュランプを用いた半導体装置 の製造方法に関するものである。

50 [0002]

【従来の技術】通信技術の発達により、近年、携帯電話 やインターネットに代表される電子機器のポータブル 化、ネットワーク化、低コスト化が進んでいる。画像情 報、動画情報などのこれらの機器で扱う情報量も拡大し ており、電子機器に使用されるメモリ容量の拡大が以前 にも増して要求されている。半導体メモリの高集積化の ためにはその中で電荷を蓄積する役割を果たすキャパシ タの微細化が必要である。例えば、揮発性メモリである DRAM(Dynamic Random Access Memory)の高集積化に おいては、メモリ容量が3年で4倍のスピードで高密度 化しており、ギガビットの容量のものが開発されてきて いる。メモリの高集積化のため、キャパシタを微細化す るにはいくつか手段がある。例えば、①材料そのものに 高誘電率のものを使用する、②キャパシタの厚さを低減 する、③キャパシタ面積を増加させる、の3方式があげ られる。①に対しては、これまでキャパシタ材料に用い られてきたシリコン酸化膜から、酸化タンタル(Ta2 O₅)、チタン酸バリウム・ストロンチウム(Ba、S r) (TiO3) などの薄膜が開発されている。これら の材料は、酸化シリコンと比較して誘電率が10-10 0倍程度高い特徴を持っている。②の誘電体膜の薄膜化 については、これまでシリコン酸化膜の薄膜化を進めて きたが、厚さが3nm以下の領域となってくるとトンネ ル電流によりリーク電流が増加してしまう。したがっ て、このキャパシタの薄膜化についても限界が近くなっ ている。③のキャパシタの面積の増加では、従来の平面 キャパシタ構造から、シリコン基板に深いあなを形成し たトレンチタイプあるいは立体形状を形作ったスタック 型キャパシタなどの方法がとられている。メガビットか らギガビット級の容量のメモリに対して、例えば、DR AMでは1セルあたり30fCの電荷量が必要とされて いる。この量は、キャパシタに貯えられた電荷を検出す るセンスアンプの特性、ビット線の容量などに依存す る。しかし、キャパシタ面積の増加についても、キャパ シタ構造を複雑化する必要があり、キャパシタ形成プロ セスへの負担が増加しているのが現状である。

【0003】近年、強誘電体薄膜を利用した不揮発性メモリである強誘電体メモリ(以下、Ferroelectric RAM: Ferroelectric Random Access Memory)の開発が進んでいる。Ferroelectric RAMは、DRAMのキャパ 40シタ部分を強誘電体膜で置き換えたもので、以下のような特徴を有しており、次世代メモリとして期待されている。①書き込み、消去が高速であり、セルを小型化することによりDRAM並みの100ns以下の書き込み時間が可能である、②不揮発性メモリであり、SRAMと異なって電源が不必要である、③書き替え可能回数が多く、強誘電体材料(SBTなど)、電極材料(IrOx、RuOx、SrRuO3など)を工夫することにより1012回以上が可能である、④高密度高集積化が可能であり、DRAMと同等の集積度が得られる、⑤内部の 50

書き込み電圧を2V程度とすることができるので低消費電力である、⑥フラッシュメモリと異なりビット書き換え、ランダムアクセスが可能であるなどの特徴を有している。

【0004】これらの利点を利用して、エアコンの湿温 度センサ、各種電子機器の製造プロセスのモニタ用TA G、TVゲームのリジューム機能、アーケードゲームの 記憶装置、TVやビデオの設定記憶、コピー、FAX、 プリンタの感光ドラムの使用状況モニタ、衛星放送、ケ ーブルTVのセットトップボックス、自動車のエンジン コントロール、ラジオの周波数プリセット、RF-ID を用いた電子キー、ノイズの多い工業用製品などのライ ンの製造プロセスモニタ、電力積算計、工業用液体、気 体流量計センサ、大型タンクの液面計、AVパソコン、 PCカード、ファイルメモリ、携帯端末機器など、多分 野、多方面に渡っての応用が実用化あるいは検討されて いる。Ferroelectric RAMは、キャパシタ部分にPZ T (Pb ($Zr_x Ti_{1-x}$) O_3) 、 BIT ($Bi_4 T$ i3 O12)、SBT (SrBi2Ta2 O9) などの強 誘電体薄膜を使用する。いずれも酸素八面体を基本構造 とするペロブスカイト構造を基本とした結晶構造を持っ ている。現在DRAM用キャパシタ材料として検討され ている常誘電体BSTも同様である。これらの材料は従 来のシリコン酸化膜と異なり、アモルファスで使用する ことができない。したがって結晶化のための工程、例え ば、高温での結晶化熱処理、高温でのIn-situ結 晶化プロセスなどが必要となる。材料にもよるが、一般 的に400~700℃の温度が結晶化で必要となる。成 膜方法としてはレーザアブレーション法、真空蒸着法、 MBE法など各種の方法が研究されているが、実用化さ れているものでは、MOCVD (Metal Organic Chemica 1 Vapour Deposition) 法、スパッタ法、溶液法 (CS D: Chemical Solution Deposition) がある。MOCV D法、スパッタ法は成膜温度により、In-situ結 晶化とEx-situ結晶化プロセスの両方がある。 【0005】以下は、とくに強誘電体薄膜キャパシタの 構造及びその作成方法を例にとって説明する。強誘電体 は、自発分極を持ち、その自発分極が電界により向きを 反転することが可能であるという特徴を有している。自 発分極は、電界を印加しない状態でも分極値を持ち(残 留分極)、その値(分極の向き)が電界を0とする前の 状態に依存する。ヒステリシス曲線において分極0とな る時の電界値を抗電界と呼ぶ。印加する電界の向きで +、-の電荷を結晶表面に誘起することができ、この状 態をメモリ素子のO、1に対応させる。DRAMと同じ 1T/1C(1トランジスタ/1キャパシタ)の構造を とることができるが、現状では信頼性を向上させるため に2T/2C構造のものが多く採用されている。強誘電 体材料には次にあげるような特性、仕様が要求される。

①反転分極量(スイッチング電荷)が大きいこと。これ

はデバイスの構造、センシングする際の設定電圧値、分 極値の安定性などにもよるが、一般に10μC/cm² 以上が必要とされている。②比誘電率が小さいこと。ス イッチング電流に対して、比スイッチング電流値が小さ く、S/N比を抑えることができる。③分極値の書き換 えサイクルによる減少(疲労特性)が少ないこと。疲労 特性では強誘電体の材料そのものを変え、あるいは電極 材料を酸化物系のものとすることにより1012回以上の 特性が得られている。④分極反転速度が速いこと。キャ パシタの小型化によりスイッチング特性が正味のドメイ ン反転速度ではなく、電極配線抵抗、浮遊容量などに主

として左右されることが示されている。 【0006】⑤リーク電流が10-6A/cm²以下であ ること。キャパシタに蓄積した電荷の有無を利用するD RAMと比較すると、Ferroelectric RAMでは残留分 極値を利用するため、基準となるリーク電流値はDRA Mの場合よりも高くて問題ない。⑥データ保持特性が1 0年以上であること。実際に使用されている強誘電体材 料は、PZT (Pb (ZrTx Ti_{1-x} O₃) 薄膜、S BT (SrBi₂ Ta₂ O₉) 薄膜である。前者のPZ Tは結晶化温度が600℃程度であること、分極値が大 きく残留分極値で20μC/cm²程度であること、抗 電界が比較的小さく低電圧で分極反転が可能なこと、Z r/Ti組成比により結晶化温度の他に、グレインサイ ズ、グレイン形状などの構造特性、分極量、抗電界、疲 労特性、リーク電流などの強誘電体特性が制御可能なこ と、ペブロスカイト構造の持つ元素許容性からAサイト 元素と呼ばれるPbをSr、Ba、Ca、Laなどの元 素で、Bサイト元素と呼ばれるZr, TiをNb, W, Mg, Co, Fe, Ni, Mnなどの元素で置換するこ とが可能であり、それが結晶構造、構造特性、強誘電特 性に大きく影響することなどが利点としてあげられる。 【0007】もともとPZTは、アクチュエータ、超音 波振動子、超音波モータ、ハイドロフォン、圧電トラン スなどのトランスデューサへの応用、積層セラミックコ ンデンサなど受動部品への応用、赤外線センサなどセン

サへの応用、さらに構造相転移、ドメイン挙動、圧電、 焦電、強誘電体としての基本特性、ミクロな挙動など多 くの研究がこれまでになされており、PZTの材料設 計、特性改善、構造・電気特性の解明などのデータベー 40 スとして豊富であることも一つの利点といえる。またP ZTは、その圧電、焦電、強誘電特性にすぐれることか ら早くから薄膜化の検討がなされてきており、スパッタ 法、ゾルゲル法などの手法で成膜した研究例も多い。こ れらの背景からPZTは、最初にFerroelectric RAM として実用化された材料である。欠点である書き込み回 数の増加にともなう分極量の減少(疲労特性)は、疲労 特性そのものが電界により加速される特徴をもつため、 最近の動作電圧の低電圧化、当初使用されていたPt電

改善もなされている。

【0008】一方、後者のSBTは、PZTのもつ疲労 特性の改善、膜の低電圧駆動を達成するため開発された 材料である。SBTは、Bi層状化合物(Aurivi llius Phase)の一種で強誘電性の起源とな る酸素八面体からなる擬似ペロブスカイト構造層をBi 2 O2 層が挟む結晶構造を有している。この構造により 主たる分極軸はc軸と垂直な面内にありc軸方向の分極 は無いか、有ったとしても小さい値となる。擬似ペロブ スカイト構造中の酸素八面体によってその分極が発現す る。強い異方性によりこれまでセラミックとしては殆ど 研究がなされていなかった。しかしMOD(Metalorgani c Decomposition) 法で薄膜形成が可能となり、形成され た多結晶のSBT膜が強誘電性を示す、疲労特性が良好 である、低電圧化が可能であることなどが確認されて以 来さらに開発が加速されている。PZT膜の疲労は、P t 電極界面に形成される酸素空孔が主たる原因とされて いる。この酸素空孔の発生理由の一つが P b 元素の揮発 性、拡散容易性である。Pbは、ペロブスカイト構造の 一部であるために酸素空乏が形成されると近傍の陽イオ ンと双極子を形成し、スイッチング電荷の減少を引き起 こす。SBTは、揮発性元素であるBiがなくなっても 電荷を補償する酸素空乏自体はBi酸化物層に形成され るため直接ペロブスカイト構造での影響は少ない。ま た、価数の変化し易いTiを持たないことも有効とされ ている。SBTは、PZTと比較して分極量が小さい が、Taの一部をNbで置換することにより分極量を増 大させることも可能である。最近はSBTをキャパシタ として集積化したデバイスも試作されている。SBT は、MOD法の他にゾルゲル法、スパッタ法、レーザア ブレーション法などでも形成されている。

【0009】PZT膜もMOD法、レーザアブレーショ ン法、イオンビームスパッタ法、熱CVD法、MOCV D法、レーザCVD法などで形成されているが、Ferroe lectric RAM製品としてはゾルゲル法、スパッタ法が 中心である。スパッタ法では基板上に直接結晶化したペ ロブスカイトPZT膜を形成するためには約500℃以 上の高温が必要であるが、低融点元素のPbの蒸気圧が 高いこと、スパッタ率が高いことなどの理由から、高温 で容易に基板から蒸発、再スパッタする。結晶化温度で ある500℃以上ではPbはほとんど基板へとどまらず 組成制御が困難である。通常はPbあるいはPb〇のタ ーゲットを別に用意し、同時にスパッタして過剰量のP bを供給するなどの工夫がなされるが、面積の大きい基 板に均一に組成制御して膜形成することは難しい。室温 ではPbの蒸発、再スパッタの影響が小さいため、比較 的容易にターゲットに近い組成のPZT膜が形成可能で ある。ただし室温においてもプラズマからのイオン、ス パッタ粒子などによる運動量によって基板やシールド部 極からIrOxなど酸化物電極の採用による疲労特性の 50 が高温となりやすく、蒸発、再スパッタの影響は注意す

る必要がある。各部の電位によってもArイオンの衝撃が異なるため組成が変化する。

【0010】電子部品に使用する強誘電体膜を形成する プロセスをPZT強誘電体膜を用いたFerroelectric R AMの例で説明する。トランジスタを形成するプロセス を経たシリコン半導体基板に絶縁膜を形成し、下地電極 として150nm厚のPt電極をDCマグネトロンスパ ッタにより形成する。P t は酸化膜と密着性が良好では ないため、接合層としてTi(20nm)をPt成膜前 に連続スパッタで形成する。次に、下地電極上にPZT 膜をRFマグネトロンスパッタにより形成する。上記の 理由から基板温度を上げず室温で成膜する。12インチ のセラミックPZTターゲットに対して1.0 \sim 1.5 kWでスパッタを行う。スパッタガスはArでO.5~ 2. 0 P a の圧力範囲で成膜した。約5分間のスパッタ 時間で250~300nmの膜厚のPZTアモルファス 膜が得られる。 PZT成膜前に約1時間のプレスパッタ を成膜するスパッタ条件で行う。アモルファス状態のP 乙T膜は、RTA(Rapid Thermal Anneal)プロセスによ りペロブスカイト相に結晶化する。600℃以上の温度 で数秒で結晶化が可能である。管状炉などでも結晶化は 可能であるが、RTAの方がサーマルバジェットが小さ く下地電極、電極とPZT膜の拡散、反応を抑えること ができ、界面の平滑化には適している。また、PZTの 結晶化には異相として非強誘電相のパイロクロア相があ るが、この相は結晶化の昇温速度を小さくした場合やZ r/Ti比が大きい場合に形成され易い。パイロクロア 相が第二相としてできた場合には分極量が小さくなるだ けでなく、PZT膜の信頼性にも影響を及ぼす可能性が ある。結晶化したPZT膜に関して、さらに上部電極で あるPt膜をDCマグネトロンスパッタにより形成して キャパシタ構造を形成する。キャパシタパターンは、R IE(Reactive Ion Etching)装置を用いて、Arと弗化 炭素系のガス中でエッチングを行い微細パターンを形成 する。電極との密着性を向上させるために600℃で酸 索中1時間のアニール処理を行う。このようにして形成 したPZT膜は、Pb_{1.15-1.20} La_{0.05} (Zr_{0.4} T io.6) O3 の膜組成を持ち、スパッタ時のスパッタ電 カとガス圧を変えることにより Pb量を10%以内の範 囲で変化する。このPb量により特性が変動する。形成 した100-300nm径の柱状組織のPZT膜の電気 特性は、PZT膜組成、微細構造の変化により、リーク 電流が大きい、疲労特性が悪い、分極量の小さいものが 多い、抗電界が大きいなど問題も発生する。PZT膜表 面の凹凸が大きい場合は、RIE時に加工表面の凹凸が 大きくなる。PZT、Pt膜のRIEではイオンにより 物理的エッチング効果が大きいため膜表面の凹凸がエッ チング後の形状に大きく影響する。

【0011】一方、ゾルゲル法やMOD法などの溶液法 (CSD法)で形成するPZT成膜プロセスでは、原料 50

の性状、取り扱い容易性、安定性や他の物質と混合した 時の反応性からPb、Ti、ZrなどのPZT膜構成元 素の原料をまず選択する。Pbでは酢酸鉛3水和物、Z rにはジルコニウムテトラプロポキシド、Tiにはチタ ンテトライソプロポキシドを利用する場合が多く、溶剤 に2メトキシエタノールを使用して約0.2Mの溶液を まず調製する。この溶液は水分を十分に取り除くことで 長期保存が可能である。一般に、酢酸鉛の水和物の水成 分を除去する。成膜する時はこの溶液に水を加えて縮重 合反応を起こさせるが、脱水反応及び脱アルコール反応 によってM-O-Mの架橋状態が変化する。この際に加 えた水の量、反応時間(保持時間)、pH、温度、濃度 などによりこの架橋状態が変化する。スパッタの場合と 同様に異なったアモルファス状態を形成することになる ため、PZTペロブスカイト構造に結晶化した後に配向 性、結晶粒の性状、強誘電特性、リーク電流、疲労特性 などが変化する。MOD法でも同様である。Pb、Z r、Tiの2エチルヘキサン酸などを使用し、有機溶剤 のキシレンを用いてPZTのMOD用溶液を調製する。 MOD法の場合は加水分解反応は起こさず、その状態 (混合状態)で半導体基板上に塗布する。半導体基板上 に成膜した後に250℃程度の低温で乾燥、脱溶剤を実

施して、アモルファス状態のPZT膜となる。MOD法 では原料がC、H、Oを多く含む構造であるため結晶化 時の膜の収縮が大きく、数100mmの厚い膜を形成す るには塗布と結晶化工程を繰り返すなどの方法で行う。 結晶化はスパッタと同様にRTAを使用する場合が多 い。750℃、5分程度の熱処理でペロブスカイト単一 相が得られる。このような溶液法を用いたPZT膜は結 晶粒が100~数100nmと小さく、スパッタで成膜 された膜のような柱状組織を示さない粒状組織が見られ る場合が多い。一方、MOCVD法によりPZT、SB T膜などを形成する場合には、条件を最適化することで 立体形状キャパシタを形成するためのステップカバレッ ジ性が良好なものを得ることができる。しかしこれら強 誘電体、誘電体材料のMOCVD技術には困難な点が多 い。例えば、膜組成を制御することが難しい。複合酸化 物を構成する元素でBi、Sr、Baなどは蒸気圧の高 いソース原料がないために液体供給を利用した方法など をとる必要がある。また、各元素のソースの特性が異な ることから最適成膜条件を設定することが難しい。原料 の供給量と膜組成が必ずしも比例しない状況もある。ま た、添加物を加える際にはさらにソースの選択をしなく てはいけないため困難さが増加する。In-situで 結晶化した膜を得るプロセスでは半導体基板の表面(電 極表面)の状態、組成によりその上に形成される膜の特

性が変化する。 【0012】

【発明が解決しようとする課題】近年、以上で説明した ような成膜方法を利用して高密度の強誘電体メモリを作

製すべくCOP (Capacitor On Plug)構造が考えられて いる。これはトランジスタのアクティブエリアから接続 されてWやSiからなるプラグ構造がキャパシタ直下に あるものであり、セルサイズを小さくすることができ る。平面キャパシタであれば前述したスパッタ法、塗布 法、MOCVD法が利用でき、立体キャパシタ構造を用 いる場合にはMOCVD法などを利用すればよい。しか しこの構造ではキャパシタの強誘電体膜を結晶化する時 もしくはキャパシタをインテグレーションした時のRI E加工、絶縁膜CVDなどのダメージを回復させるため 10 の熱処理の時に直下のプラグ材料の表面が酸化されてコ ンタクト抵抗が高くなり、ひどい場合には剥離が生じる などの問題がある。これを回避するために、TiAl N、TiN、TaSiNなどのバリア層の形成、IrO 2、Ir、RuO2、Ruなどの電極材料が試みられて いる。また、前述したような立体キャパシタ形成の試み もなされている。MOCVDでの膜形成においても組成 制御性、ステップガバレッジの良好な低温で成膜し、後 の熱処理において誘電体膜、強誘電体膜を結晶化する方 法が行われている。また、キャパシタのRIEダメージ 20 の低減を目的としてダマシンプロセスを利用したキャパ シタ作製プロセスなどが提案されているが、CMPを利 用するプロセスでは酸化膜と誘電体膜、強誘電体膜が接 した状態で熱処理することがあるためにそこの部分での 反応が問題となる。例えば、PZTとSiO2とは熱に より鉛ガラスを形成して接触部分を著しく劣化させる問 題がある。

【0013】一方、Ferroelectric RAMをさらに髙密 度化するための1トランジスタタイプの強誘電体メモリ も開発が進められている。古くはトランジスタのゲート 上に直接Bi₄ Ti₃ O₁₂などの強誘電体を形成したも のが研究開発されているが、Siとの界面に酸化物界面 層が形成されること、特定の材料のみしか結晶化できな いこと、界面の反応を制御することができないこと、な どの阻害要因があり界面に欠陥が多く特性面で実現でき なかった。また、PZTなどの材料ではSiO2上で結 晶化することが困難である。これはRTAなどの結晶化 熱処理方法を採用すると、基板側から結晶化が進行し易 いが、先にPZT中のPbとSiO2とが反応すること により劣化した界面が形成され、コイルにPbが消費さ れることで組成ずれが生じ、したがって、その上にPZ Tが結晶化しないためである。 PZT中のTi量を増加 させて結晶化温度を低減し、膜上部あるいは膜内部から 結晶化を促進することも可能であるが、この場合は結晶 化の制御が困難である。また、下地との反応は避けられ ず1TrタイプのFerroelectric RAM作製には満足で きるものではなかった。このことは高誘電率膜をゲート 絶縁膜に採用した場合にも同様である。 ZrO2、Hf O2、その他ZrSiO3などのシリケート膜をゲート 膜として使用する際には、Siとの界面の欠陥形成阻害 50

が重要である。この場合も高温での結晶化工程により界面の相互拡散、反応が引き起こされ、界面劣化が生じて しまう。

【0014】従来、シリコンウェーハ上のアモルファス 膜を結晶化するプロセスにおいて、RTAや炉などを使 用すると選択的に結晶化することが困難である。例え ば、DRAMのキャパシタ膜のように広い領域にわたっ て膜を形成し結晶化する場合には、電極膜だけでなく絶 縁膜の上にも誘電体膜が存在するために、通常の結晶化 でこれらの部分も熱にさらされることになる。誘電体膜 と絶縁膜との間の反応が起こる可能性もあり、デバイス を形成する上で好ましくない。また、同じ電極上で結晶 化させたい部分とさせたくない部分が存在する場合など は従来の加熱方法では困難である。また、メモリ機能と ロジック機能とを一つのチップに集積するSOC (Syste mOn Chip)の開発が進められている。メモリとロジック を共通のプロセスで作製するために各プロセスの整合性 が問われる。Ferroelectric RAMとロジックとの混載 の場合は通常のロジック作製プロセスにキャパシタ工程 を追加すれば可能であるが、Ferroelectric RAM用の キャパシタがその後の加工、絶縁膜形成プロセスでダメ ージを受け易いこと、キャパシタに使用する材料がSi プロセスでは新規なものでクロスコンタミの問題がある こと、Ferroelectric RAM特有の低ダメージプロセス を採用し難いこと、などの理由から多層配線の上にキャ パシタを形成するプロセスが提案されている。この場合 は下地にAlやCuなどの多層配線、あるいは低誘電率 膜が存在することで、キャパシタ形成温度を400℃程 度まで低温化する必要がある。しかしこのような低温で 強誘電特性が良好なキャパシタを作製することは困難で あり、本構造を達成することは難しい。さらに、Ferroe lectric RAMに使用するPZT、SBTに代表される 強誘電体膜は、Siプロセスに対して新しい材料であ り、クロスコンタミの問題が生じる。誘電体、強誘電体 膜を結晶化して形成すると前述したようにSiO2など と反応が進行し、クロスコンタミの原因となるシリコン ウェーハのベベル部のエッチングなどが困難である。本 発明は、このような事情によりなされたものであり、下 地の状態によらずに誘電体膜、強誘電体膜が結晶化され た構造を有する半導体装置及び半導体装置の製造方法を 提供する。

[0015]

【課題を解決するための手段】本発明は、強誘電体膜を用いたキャパシタを具備する半導体装置において、フラッシュランプを用いて強誘電体膜を結晶化する工程を使用することを特徴としている。またフラッシュランプを用いてゲート酸化膜などのSiO2絶縁膜あるいはシリコン上に界面反応を抑制した状態でPZT膜などの強誘電体膜を結晶化した1トランジスタタイプの半導体メモリを形成することを特徴としている。本発明は、フラッ

シュランプを使用する際にマスクを使用することにより 光の照射された部分のみ結晶化させることも可能であ る。マスク材は、ランプ光を遮光する別に設けたメタル マスク、ガラスマスクのようなものあるいは半導体基板 上のアモルファスシリコン上に形成した金属膜を使用す ることができる。本発明は、強誘電体膜を用いたキャパ シタを具備する半導体メモリ装置において、フラッシュ ランプを用いて強誘電体膜を結晶化するに際し、フラッ シュランプの照射条件(投入電力、パルス時間、最大電 流値、アシスト加熱温度などを規定することを特徴とし 10 ている。すなわち、本発明の半導体装置は、半導体基板 と、前記半導体基板上に形成されたシリコン酸化膜から なるゲート酸化膜と、前記ゲート酸化膜上に形成され、 且つ結晶化された強誘電体膜と、前記強誘電体膜上に形 成された電極とを具備し、前記ゲート酸化膜は、膜の厚 さが20 n m以下であることを特徴としている。また、 本発明の半導体装置は、半導体基板と、前記半導体基板 上に形成された第1の絶縁膜に埋め込まれた接続プラグ と、前記接続プラグに電気的に接続された下部電極、こ の下部電極上に形成され、且つ結晶化された強誘電体膜 及びこの強誘電体膜上に形成された上部電極から構成さ れたキャパシタと、前記キャパシタを被覆するように、 前記第1の絶縁膜上に形成されたシリコン酸化膜からな る第2の絶縁膜とを具備し、前記第1の絶縁膜と前記強 誘電体膜との接触部分に形成された前記強誘電体膜に含 まれる陽イオン元素とシリコンとの混合領域が30nm 以下であることを特徴としている。前記接続プラグが埋 め込まれた第1の絶縁膜には前記半導体基板に形成され た半導体素子と電気的に接続される少なくとも1層のア ルミニウムを主成分とする金属配線もしくは銅を主成分 とする金属配線が形成されているようにしても良い。前 記接続プラグと前記下部電極との間にはバリア層が形成 され、前記下部電極と前記バリア層を合わせた膜厚は、 50nm以上、150nm以下、さらに好ましくは、5 0 nm~100 nmにしても良い。前記強誘電体膜は、 チタン酸ジルコン酸鉛からなるようにしても良い。

【0016】本発明の半導体装置の製造方法は、前記強誘電体膜をフラッシュランプを用いて加熱することにより結晶化する工程を具備していることを特徴としている。また、本発明の半導体装置の製造方法は、半導体基 40 板上もしくはこの半導体基板に被覆形成された電極あるいはゲート酸化膜上にアモルファス状態の強誘電体膜を形成する工程と、前記アモルファス状態の強誘電体膜上に遮光マスクを直接もしくは所定の距離をおいて配置する工程と、前記遮光マスクを介してフラッシュランプを前記アモルファス強誘電体膜に照射して前記強誘電体膜を選択的に結晶化する工程とを具備したことを特徴としている。また、本発明の半導体装置の製造方法は、半導体ウェーハ上にアモルファス状態の強誘電体膜を形成する工程と、前記アモルファス状態の強誘電体膜が形成さ 50

れた前記半導体ウェーハ周辺のベベル部上に遮光マスク を直接もしくは所定の距離をおいて配置する工程と、前 記遮光マスクを介してフラッシュランプを前記アモルフ ァス状態の強誘電体膜に照射して前記強誘電体膜を選択 的に結晶化する工程とを具備したことを特徴としてい る。前記強誘電体膜は、チタン酸ジルコン酸鉛からなる ようにしても良い。本発明の半導体装置の製造方法は、 半導体基板上にシリケート誘電体、ペロブスカイト型誘 電体、ZrO2、HfO2、Ta2O5、TiO2から 選ばれた材料からなるゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程と、前 記ゲート絶縁膜の前記ゲート電極が形成されたゲート領 域以外の部分に遮光マスクを直接もしくは所定の距離を おいて配置する工程と、前記遮光マスクを介してフラッ シュランプを前記ゲート絶縁膜に照射して前記ゲート領 域のゲート絶縁膜を選択的に結晶化する工程とを具備し たことを特徴としている。前記遮光マスクには、露光光 学系と縮小投影露光とを併用するようにしても良い。前 記強誘電体膜もしくは前記ゲート絶縁膜を結晶化するた めに行われるフラッシュランプ照射は、下記の式

(1)、(2)の条件に従って行われるようにしても良い。

 $E \ge - (T/10) + 55 \cdots (1)$

 $I = \alpha \cdot E / \tau > 1500 \cdot \cdot \cdot \cdot (2)$

E(J/c m²)は、Xe フラッシュランプの出力(コンデンサへの総蓄積電荷量から求めたコンデンサの蓄積エネルギー量を放射効率0.4、反射効率0.5 として、照射面積をランプ配置面積として計算したもの)を表わし、I (A) は、フラッシュランプ最大電流値を表わし、r (m s e c) は、パルス幅(パルス電流波形の半値幅と定義)(照射時間)を表わし、T (C) は、アシスト温度(結晶化時の半導体基板の温度)を表わし、 α は70である。

[0017]

【発明の実施の形態】以下、図面を参照して発明の実施 の形態を説明する。まず、図1及び図2を参照して第1 の実施例を説明する。この実施例ではPZT膜を用いた 強誘電体メモリ (Ferroelectric RAM) を用いて説明 する。図1は、PZT膜を誘電体膜として使用したキャ パシタが形成されたシリコン半導体基板の断面図、図2 は、半導体装置を製造する工程フロー図である。まず、 シリコン半導体基板1のnウエル、pウエルに通常プロ セスによりトランジスタTrl、Tr2を作り込みCM OS構造を形成する(①)。次に、CVD法によりトラ ンジスタ領域をPSG (Phospho-Silicate Glass)、BP SG(Born-doped Phospho Silicate Glass) 等の材料か らなる絶縁膜2で被覆し、CMP(Chemical Mechanical Polishing)を用いて表面を平坦化する(②)。その上 にCVD法により、シリコン窒化膜(SiN)3を形成 し(③)、これを下地基板とする。ここでキャパシタと トランジスタのアクティブエリア (ソース及びドレイン) 11との接続をタングステン (W) や多結晶シリコンなどからなるプラグを利用して行うために、あらかじめプラグ4を埋め込むコンタクト孔を形成する。プラグ材料は、TiNをCVDにて埋め込んだものでも良い

(④)。この実施例では、プラグの形成は、ブランケットCVD法とCMPとを併用する。次に、強誘電体の形成プロセス又はその後のキャパシタ特性確保の為の酸素中アニールプロセスにおいて、プラグ4の表面が酸化することを防止する目的からバリア層5を形成する

(⑤)。バリア層 5にはTiAlN(Ti/Al=0. 9/0.1 (モル比)) を用いる。厚さは略50nmで ある。キャパシタの下部電極下全面にバリア層を形成す る必要はなく、プラグをリセスした状態でプラグ上にの みバリア層を形成しても良いし、下部電極下全面に下部 電極形成時に作製してもよい。どちらを選ぶかにより全 体のプロセスが若干異なってくる。この実施例ではDC マグネトロンスパッタ法を用いてプラグ4との接続面に このバリア層5を成膜させる。その上に下部電極6のR uをスパッタ法により形成する(⑥)。Ruは、PZT キャパシタ用電極として使用すると界面部分にRuO2 の導電性酸化物層が形成され、PZTの疲労特性(分極 反転を繰り返した時の分極量の劣化現象) が向上する。 Ruは、この導電性酸化物RuO2を形成すること、酸 素を含むガスでのドライエッチングが良好なこと、Pt やIrなどの貴金属と比較して材料費が安価なことなど の特徴がある。仕様によってはPt、Ir、IrO2な どの電極を使用することも可能である。

【0018】次に、厚さ約50nmのRuを形成した後 にスパッタ法を用いてPZT膜7を形成する(⑦)。こ の場合RFマグネトロンスパッタ法を採用する。ここで はPb量を10モル%程度多くしたPZTセラミックタ ーゲットを使用する。ターゲットの組成比は、Pb_{1.10} $La_{0.05}Zr_{0.4}Ti_{0.6}O_3$ である。PZTセラミッ クターゲットは、密度の高い方がスパッタ速度が大きく 水分などに対する耐環境性も良好であるため、理論密度 98%のセラミック焼結体を使用する。スパッタ時には プラズマにより基板温度の上昇や飛来粒子によるボンバ ードメントがあるために、シリコン半導体基板1からの Pbの蒸発や再スパッタが起こり膜中のPb量の欠損が 40 生じ易い。ターゲット中の過剰Pbはそれを補償するた めに加えてある。Zr、Ti、Laなどの元素はターゲ ット組成とほぼ同じ量で膜に取り込まれるため、望む組 成の量比のものを用いればよい。電気特性がPZT膜7 の組成などで不安定な場合にはアモルファスPZT膜7 の上部あるいは下部にシード層を形成する。例えば、結 晶化するPZT膜7の構造・電気特性を改良するために 酸素を導入したスパッタ法を利用する。Arを導入した 雰囲気でスパッタ成膜したPZT膜と、酸素を添加した Ar中スパッタにより形成したPZTシード層を用い

る。スパッタ条件として、ターゲット基板間距離が60 nm、回転式マグネットを用いて12インチのセラミックPZTターゲットに対し1.0~1.5 kWでスパッタを行う。ガス圧が0.5~2.0 PaでArに酸素を20%導入した条件で15~30秒成膜させ、略2~5 nm厚さのPZTアモルファスシード層を形成する。下地基板のRu上にはArガスのみを使用してガス圧0.5~2.0 Pa、1.0~1.5 kWの電力で約5分間RFマグネトロンスパッタによるアモルファスPZT膜7の形成を行う。膜厚は、100~150 nmである。シード層にはPZT膜ではなく、膜厚2~5 nm程度の薄いTi膜、Zr膜、Nb膜、Ta膜などを使用しても

【0019】PZT膜の形成前にターゲット表面の状 態、温度、チャンバー内環境を一定とするため約1時間 のプレスパッタを同じスパッタ条件で行う。Pb量及び 結晶化後の構造及び電気特性は、このプレスパッタによ り大きく変化してしまう。バリア層を介してプラグ上に 形成されたRu電極にアモルファスPZTが成膜された 構造にフラッシュランプを使用してPZT膜7を結晶化 させる(®)。フラッシュランプは、Xeガスを封入し たものを1msec程度かそれ以下の短時間放電させ る。PZT膜の結晶化を促進させる目的でシリコンウェ ハ下部に用意したハロゲンランプにより基板温度を予め 350-450℃に保ってある。 X e ランプの放出エネ ルギーは、 25 J/c m^2 である。このエネルギーは貯 えられた電荷量から求めたものであるが、実際は半分以 下のエネルギーが膜の結晶化に寄与しているものと考え られる。この実施例では、ランプの照射と反対側には反 射板を設けることで外部への光エネルギーの拡散を防止 している。雰囲気は酸素気流中である。このような条件 で約1msecの時間、上記エネルギーを照射すること によりPZT膜7が結晶化する。得られた膜をX線回折 にて結晶構造をを調べたところ、ペロブスカイト相で (100) 面からの非常に強い反射が得られた。微細構 造の観察結果では、0.5μm径以下のPZT粒子がR u上に形成されている。

V程度と低い値が得られた。この試料の疲労特性を評価 すると、疲労特性評価は50μm×50μmの面積に相 当するアレイで評価したところ、1012サイクルまで分 極量の変化がなく、リーク電流も3V印加時で10-8A /cm² オーダーと低い値であった。キャパシタの上部 電極8からのコンタクトは、通常のLSI作製プロセス を用いる。すなわち、シリコン酸化膜などからなる絶縁 膜9を半導体基板1上に形成してキャパシタ及びSiN 膜3を被覆する。絶縁膜9の表面を平坦化してその表面 から上部電極表面までのコンタクト孔を形成する。そし 10 て、その中にタングステン(W)などのプラグ10を埋 め込み、上部電極8とその上に形成された金属配線12 とを電気的に接続する。AlやCuなどの金属配線12 は、絶縁膜9の平坦化された表面に形成される。次に、 シリコン酸化膜などからなる絶縁膜13を半導体基板1 上に形成して金属配線12及び絶縁膜9を被覆する。以 下、絶縁膜とRIE、配線成膜工程を繰り返すことでキ ャパシタからの配線の引き出しを行って強誘電体メモリ を形成する。

【0021】この実施例のように、フラッシュランプに よる結晶化プロセスではWプラグとの接続部であるバリ ア層部分に酸素が拡散、反応した様子がなく、したがっ て、プラグも酸化されず安定した電気的特性を有する半 導体装置が得られる。結晶化プロセスにおいて、タング ステンやポリシリコンを材料とするプラグの酸化を防ぐ のはPZT膜7とプラグ4との間に介在するバリア層5 及び下部電極6の酸素の移動を阻止するバリア特性によ るものである。バリア層には、TiN、TiAlN、T iSiNなどが用いられ、下部電極には、Ru、RuO 2、Ir、IrO2などが用いられ、いずれも酸素に対 するバリア特性の高い材料である。このバリア性が有効 に維持されるためには、バリア層と下部電極の合わせた 膜厚は、少なくとも50nmは必要であり、上限は10 0 n m も し く は 1 5 0 n m が 好 ま し い 。 あ ま り 厚 く す る と、加工性が悪くなるし、キャパシタは通常半導体基板 上に台形状に積層形成されるので、サイズが小さくでき ず半導体装置の微細化に資することがない。

【0022】次に、図3及び図10を参照して第2の実 施例を説明する。この実施例では多層配線上にPZT薄 膜を用いた強誘電体キャパシタを形成したFerroelectri c RAM混載ロジックを説明する。図3は、PZT膜を 使用したキャパシタの構造を示す断面図である。まず、 p型シリコン半導体基板20に通常プロセスによりトラ ンジスタTrl、Tr2を作り込みMOS構造を形成す る。ここでキャパシタとトランジスタのアクテイブエリ ア (ソース、ドレイン) 21にはコバルト (Co) シリ サイド22を形成し、これを接続用タングステン (W) プラグ23と接続させる。Wプラグ23との接続はTi /TiNの積層膜24を利用し、Wプラグ23はブラン

スタとの間には多層の層間絶縁膜26 (26a~26 e)が形成されており、各層間絶縁膜にはアルミニウム (A1) などの多層配線25 (25a~25d) が形成 されている。このA1多層配線25は、シングルダマシ ン工程あるいはデイユアルダマシン工程を用いて形成す ることができる。Cu配線と低誘電率膜とを組み合わせ た多層配線工程により形成することも可能である。この ような多層配線を形成した層間絶縁膜26上に強誘電体 キャパシタを形成する。

【0023】まず、Ir下部電極27をスパッタ法によ

り形成する。Irは、PZTキャパシタ用電極として使 用すると界面部分にIrO2からなる導電性酸化物層が 形成され、PZTの疲労特性(分極反転を繰り返した時 の分極量の劣化現象)が向上する。Ігは、この導電性 酸化物IrO2を形成すること、PZTとの反応による 相互拡散が少ないこと、化学的に安定であることなどの 特徴がある。Pt、Ru、RuO2, IrO2 などの電 極を使用することも可能である。下部電極27と電気的 に接続されるWプラグ23との間には、例えば、Ti/ TiNなどのバリア層32を介在させる。下部電極27 として厚さ100nmのIr膜を形成した後にスパッタ 法を用いてアモルファスPZT膜28をこの下部電極2 7を被覆するように形成する。ここでは基板加熱を行わ ないRFマグネトロンスパッタ法を採用する。この方式 を実施するにあたり、Pb量を10%程度多くしたPZ Tセラミックターゲットを使用する。ターゲットの組成 は、Pb_{1.10}La_{0.05}Zr_{0.4} Ti_{0.6} O₃ である。P ZTセラミックターゲットは、密度の高いものがスパッ タ速度が大きく水分などに対する耐環境性も良好である ため、理論密度98%のセラミック焼結体を使用する。 スパッタ時にはプラズマにより基板温度の上昇や飛来粒 子によるボンバードメントがあるために、シリコン半導 体基板からのPbの蒸発や再スパッタが起こり、膜中の Pb量の欠損が生じ易い。ターゲット中の過剰Pbは、 その欠損を補償するために加えてある。Zr、Ti、L a などの元素はターゲット組成とほぼ同じ量で膜に取り 込まれるため、望む組成の量比のものを用いればよい。 電気特性がPZT膜の組成などで不安定な場合にはアモ ルファスPZT膜の上部にシード層を形することができ る。例えば、結晶化するPZT膜の構造・電気特性を改 造するために、酸素を導入したスパッタ法を利用する。 最初にArを導入した雰囲気でスパッタ成膜して、後に 酸素を添加したAェ中のスパッタリングによりPZTシ ード層を形成する。スパッタ条件は、ターゲットー基板 間距離が60mm、回転式のマグネットを用いて、12 インチのセラミック P Z T ターゲットに対し1.0~ 1. 5kWでスパッタを行う。ガス圧は、0. 5~2. 0 PaでArに酸素を20%導入した条件で15~30 秒間成膜して、2~5 n m厚さのPZTアモルファスシ ケットCVDを用いて形成する。キャパシタとトランジ 50 ード層を形成する。下地のRu上にはArガスのみを使

用してガス圧 $0.5\sim2.0$ Pa、 $1.0\sim1.5$ kW の電力により約5分間RFマグネトロンスパッタ法を用いたアモルファスPZT膜を形成する。成膜された膜厚は、 $100\sim150$ nmである。シード層にはPZT膜ではなく、 $2\sim5$ nm程度の薄いTi膜、Zr膜、Nb膜、Ta膜などを使用ことが可能である。PZT成膜前にターゲット表面の状態、温度、チャンバー内環境を一定とするために約1時間のプレスパッタを同じスパッタ条件で行った。Pb量及び結晶化後の構造・電気特性は、このプレスパッタにより大きく変化してしまう。

【0024】次に、バリア層32を介してWプラグ23 上に形成されたIr電極27にアモルファスP2T膜2 8が成膜されたものにフラッシュランプを使用してPZ T膜28の結晶化を行う。フラッシュランプは、Xeガ スを封入したものを1msec程度かそれ以下の短時間 に放電させるものである。PZT膜の結晶化を促進させ る目的でシリコンウェハ下部に用意したハロゲンランプ により基板温度を350~400℃に保ってある。Xe ランプの放出エネルギーは、23 J/c m² である。こ のエネルギーは貯えられた電荷量から求めたものである が、ランプと基板との距離は20mmであるので、実際 は半分以下のエネルギーが膜の結晶化に寄与しているも のと考えられる。ランプの照射と反対側には反射板を設 けることで外部への光エネルギーの拡散を防止するよう に構成することが可能である。ランプ照射は、2秒間隔 で約5パルス印加した。雰囲気は、酸素気流中である。 フラッシュランプは、0.8msecの時間、上記のエ ネルギーを照射され、これによりPZT膜が結晶化す る。得られた膜をX線回折にて結晶構造を調べたとこ ろ、ペロブスカイト相の(100)面からの非常に強い 反射が得られた。微細構造の観察結果では、0.5μm 径以下のPZT粒子がIr上に形成されている。次に、 PZT結晶膜28上に上部電極29であるIr膜をDC マグネトロンスパッタにより形成してキャパシタ構造を

【0025】上部電極29は、基板全面に形成された I r 膜をR I Eを用いて酸素、塩素の混合ガス中でエッチングし、微細パターン化して得られる。上部電極29との密着性、結晶の整合性を向上させるために350℃、窒素中、30秒のアニール処理を施して強誘電体特性を有するキャパシタCを得た。強誘電性を電荷量Qー印加電圧Vのヒステリシス特性で調べたところ、2.5V印加時に分極量2Pr(残留分極×2)で約30 μ C/cm²を示し、8インチシリコンウェハの全面に同程度の分極量と抗電界をもつPZT膜が得られたことがわかった。抗電圧も0.6 V程度と低い値が得られた。この試料の疲労特性を評価すると、疲労特性評価は50 μ m×50 μ mの面積に相当するアレイで評価したところ、1012サイクルまで分極量の変化がなく、リーク電流も3V印加時で10-8A/cm²オーダーと低い値であっ

た。キャパシタ上部電極29からのコンタクトは、通常のLSI作製プロセスを用いる。すなわち、キャパシタCを被覆するシリコン酸化膜などの絶縁膜30にコンタクト孔を形成し、さらに配線成膜工程を行ってキャパシタCからの配線31の引き出しを行う。フラッシュランプによる結晶化プロセスではキャパシタ下部の多層配線のA1配線、Cu配線、層間絶縁膜の形状劣化は観察されなかった。図10は、結晶化プロセス後のキャパシタ下部に配置されたA1配線を示す写真断面図である。図10に示すように、フラッシュランプの照射後も強誘電体膜(PZT膜)及び下部電極(Pt膜)の下に配置され、絶縁膜(SiO2)に被覆されたA1配線は、変形されていなかった。

【0026】次に、図4を参照して第3の実施例を説明する。この実施例では、 SiO_2 ゲート酸化膜上にPZ T薄膜を形成した1Tr型のFerroelectric RAMを説明する。図4にPZT膜を使用したキャパシタの構造

(MF I S: Metal-Ferroelectric-Insulater-Semicond uctor) の断面図を示す。まず、図4(a)に示すよう に、p型シリコン半導体基板40に通常プロセスにより ソース/ドレイン領域32を有するトランジスタを作り 込みMOS構造を形成する。ここでゲート酸化膜33に は通常のSiO2を用いる。このゲート酸化膜33の上 にアモルファスPZT膜34をゾルゲル法などの塗布法 あるいはスパッタ法により形成する。通常のRTAによ る結晶化ではゲート酸化膜とPZT膜とが相互拡散し膜 中にトラップを形成して良好な特性が得られない。ここ ではフラッシュランプによる結晶化を行う。スパッタ法 により P Z T 膜 3 4 を形成する場合は以下のプロセスを 使用する。ここでは基板加熱を行わないRFマグネトロ ンスパッタ法を採用する。そして、Pb量を10%程度 多くしたPZTセラミックターゲットを使用する。ター ゲットの組成は、Pb_{1.10}La_{0.05}Zr_{0.4} Ti_{0.6} O 3 である。PZTセラミックターゲットは密度の高いも のがスパッタ速度が大きく水分など対する耐環境性も良 好であるため、理論密度98%のセラミック焼結体を使 用する。スパッタ時にはプラズマにより基板温度の上昇 や飛来粒子によるボンバードメントがあるために、シリ コン半導体基板40からのPbの蒸発や再スパッタが起 こり、膜中のPb量の欠損が生じ易い。ターゲット中の 過剰Pbはそれを補償するために加えてある。Zr、T i、Laなどの元素は、ターゲット組成とほぼ同じ量で 膜に取り込まれるため、望む組成の量比のものを用いれ ばよい。電気特性がPZT膜の組成などで不安定な場合 にはアモルファスPZT膜の上部にシード層を形する。 例えば、結晶化するPZT膜の構造・電気特性を改造す るために、酸素を導入したスパッタ法を利用する。最初 にArを導入した雰囲気でスパッタ成膜し、その後に酸 素を添加したAr中スパッタによりPZTシード層を形 50 成する。

【0027】スパッタ条件は、ターゲット-基板間距離 が60mm、回転式のマグネットを用い、12インチの セラミックPZTターゲットに対し1.0~1.5kW でスパッタを行う。ガス圧は0.5~2.0 P a で A r に酸素を20%導入した条件で15~30秒間成膜して 略2~5nm厚さのPZTアモルファスシード層を形成 する。下地のRu上にはArガスのみを使用してガス圧 0. 5~2. 0 Pa、1. 0~1. 5 kWの電力で約5 分間RFマグネトロンスパッタによるアモルファスPZ T膜形成を行う。その膜厚は100~150 n mであ る。シード層にはPZT膜ではなく、膜厚2~5nm程 度の薄いTi膜、Zr膜、Nb膜、Ta膜などを使用し てもよい。PZT成膜前にターゲット表面の状態、温 度、チャンパー内環境を一定とするため約1時間のプレ スパッタを同じスパッタ条件で行った。Pb量及び結晶 化後の構造・電気特性は、このプレスパッタにより大き く変化してしまう。フラッシュランプはXeガスを封入 したものを1msec程度かそれ以下の短時間に放電さ せるものである。PZT膜の結晶化を促進させる目的で シリコンウェハ下部に用意したハロゲンランプにより基 20 板温度を350~400℃に保ってある。Xeランプの 放出エネルギーは23 J/c m² である。このエネルギ ーは、貯えられた電荷量から求めたものであるが、実際 は半分以下のエネルギーが膜の結晶化に寄与しているも のと考えられる。ランプの照射と反対側には反射板を設 けることで外部への光エネルギーの拡散を防止してい る。照射は、2秒間隔で約2パルス印加した。雰囲気は 酸素気流中である。フラッシュランプは、1 msecの 時間、上記のエネルギーで照射するが、これによりPZ T膜が結晶化する。得られた膜をX線回折にて結晶構造 30 を調べたところ、ペロブスカイト相の(100)面から の非常に強い反射が得られた。微細構造の観察結果では 0. 5 μ m径以下のPZT粒子がSiO₂上に形成され ている。

【0028】次に、結晶化されたPZT膜34上に上部 電極35であるPt膜をDCマグネトロンスパッタによ り形成してキャパシタ構造を作製する。上部電極34 は、基板全面に堆積されたPt膜をRIEを用い、A r、塩素の混合ガス中でエッチングし、微細パターン化 して得られる。上部電極との密着性、結晶の整合性を向 上させるために450℃、窒素中、約30秒のアニール 処理を施して強誘電体特性を有するメモリを得る。以 下、通常のLSI作製プロセスによりA1とWプラグに より配線(図示しない)を形成する。強誘電性を電荷量 Q-印加電圧Vのヒステリシス特性にて調べたところ、 5 V印加時に 2 Vのメモリウインドウが確認され、8イ ンチシリコンウェハの全面に同程度の分極量と抗電界を もつPZT膜であることが分かった。また、ゲート部分 を観察したところ、PZT膜とSiO2との界面でゲー ト酸化膜 (SiO₂) の膜厚が20nm以下と薄いにも 50 かかわらず、相互拡散が起こらずに良好なペロブスカイト構造が形成されていることが確認できた。したがって、20nmを越える厚さにする必要がない。例えば、Pbとの反応層が厚くなると凹凸が大きくなってゲート酸化膜のSiO2が絶縁破壊されることになる。

【0029】この半導体メモリは、ゲートに高いプラス 電圧を印加すると強誘電体は分極しチャネルに電子が誘 起される(図4(b))。逆に、ゲートにマイナスの高 い電圧を印加すると強誘電体は反対に分極しチャネルに 10 プラス電荷が誘起される(図4(c))。この場合、電 子が可動電荷であるから図4(b)の状態で電流が流 れ、図4(c)の状態では電流が流れない。このように して半導体メモリは動作が可能である。本方式は、MF IS構造だけではなく、シリコン半導体基板上に直接強 誘電体膜を形成したMFS構造、シリコン半導体基板上 にSiO2、CaF2、MgAl2O4、CeO2など の絶縁膜を介したMFIS構造、SiO2 ゲート酸化膜 上にPtなどの金属膜を形成した上に強誘電体膜を形成 するMFMIS構造などに適用できることは明らかであ る。また、強誘電体材料もPZTに制限されるものでな く、SBT、SBTN、Bi4 Ti3 O12、STNなど をすべて包含することになる。電極材料もPt、Ir、 Ru及びそれらの酸化物、ペロブスカイト構造を持つ導 電性酸化物膜を含むことができる。

【0030】次に、図5乃至図7及び図11を参照して 第4の実施例を説明する。この実施例では立体形状キャ パシタを用い、PZT薄膜を有する強誘電体メモリを説 明する。図5は、PZT膜を使用した立体形状キャパシ タの構造を示す断面図である。まず、図示はしないが、 シリコン半導体基板50に通常プロセスによりトランジ スタを作り込みCMOS構造を形成する。トランジスタ 領域を被覆するように、PSG、BPSGなどの絶縁膜 41をCVDにより形成し、CMPを用いてその表面を 平坦化する。その上にCVD法にてシリコン窒化膜(S iN)を形成し、これを下地基板とする。ここで、キャ パシタの下部電極とトランジスタのアクティブエリア (ソース/ドレイン領域) との接続をWや多結晶シリコ ンからなるプラグ42を用いて行うため、予め絶縁膜4 1にコンタクト孔を形成しておく。プラグ材料は、Ti NをCVDで埋め込んだものでもよい。プラグ42の形 成は、ブランケットCVD法とCMPとを併用する。ま ず強誘電体の形成あるいはその後のキャパシタ特性確保 のための酸素中アニールプロセスにおいて、プラグ表面 が酸化することを防止する目的からプラグ42の表面に バリア層43を形成する。バリア層43にはTiAlN (Ti/Al=0.9/0.1 (モル比))を用いる。 バリア層43の厚さは略50ヵmである。下部電極下の 全面にバリア層を形成する必要はなく、プラグをリセス した状態でプラグ上にのみバリア層を形成してもよい し、下部電極下の全面に下部電極形成時に作製してもよ

い。それにより全体のプロセスが若干異なってくる。こ の実施例ではDCマグネトロンスパッタ法を用いてプラ グ42との接続面にこのバリア層43を成膜する。バリ ア層を個々のキャパシタ部分に分離し(プラグ上に埋め 込む場合はすでに分離されて状態になっている)、さら にその上にTEOSなどの材料を用いたCVD法により SiO₂ 絶縁膜48を形成する。酸化膜48の厚さは立 体キャパシタの深さに相当するためキャパシタサイズに あわせて厚さを調整する。キャパシタに必要とされる容 量としては30fC程度である。したがって、PZT膜 10 を使用した場合で仮に残留分極量を10 u C/c m² と すると $0.5 \times 0.5 \mu m$ の平面キャパシタで25 f Cゆえこれより小さいサイズのキャパシタでは立体化が必 要となる。アスペクト比0.5とすると側面で約2倍の 面積がとれるために容量が3倍となる。但し実際は誘電 体膜の厚さのスケーリング効果が小さく、キャパシタサ イズがそれに律速される。次に、絶縁膜48に、凹型の キャパシタを形成するために、SiO2絶縁膜48をR IEによりエッチングして底面にバリア層43が露出す る凹部を形成する。RIEに用いるエッチングガスには 20 CF₄ などのフロロカーボンガスを使用する。

【0031】次に、バリア層43を形成した上の凹部に スパッタ法により下部電極45を成膜する。この際、ス テップカバレッジをあげるためにロングスロースパッタ などの方式を用いるとより効果的である。但しこの実施 例で形成されるキャパシタでは凹部のアスペクト比が1 以下程度が主体であるために、通常のスパッタでも可能 である。下部電極45にはRuを使用する。Ruは、P ZTキャパシタ用電極として使用すると界面部分にRu O₂ からなる導電性酸化物層が形成され、PZTの疲労 特性(分極反転を繰り返した時の分極量の劣化現象)が 向上する。Ruは、この導電性酸化物RuO2を形成す ること、酸素を含むガスでのドライエッチングが良好な こと、PtやIrなどの貴金属と比較して材料費が安価 なことなどの特徴がある。厚さ約50nmのRu膜を形 成した後にキャパシタを形成するこの凹部にレジストを いれ、CMPにより凹部内部のみに下部電極45を残す 構造にRu膜を加工する。このように、PZT成膜後に 上部電極と下部電極がキャパシタのエッジ部分で短絡す ることを防ぐためにRu下部電極45のエッジ部分をレ 40 ジストを利用してエッチングによりCMP平坦部より下 となるように加工する。キャパシタ以外の部分に形成さ れたRuは下地の酸化膜をストッパーとしてCMPされ る。キャパシタ上面からレジストで覆われていないRu エッジ部分をドライあるいはウエットでエッチングす

ーゲットを使用する。ターゲットの組成は、Pb1.10L а o. 05 Z г o. 4 Т i o. 6 O3 である。 P Z T セラミック ターゲットは、密度の高いものがスパッタ速度が大きく 水分などに対する耐環境性も良好であるため理論密度9 8%のセラミック焼結体を使用する。スパッタ時にはプ ラズマにより基板温度の上昇や飛来粒子によるボンバー ドメントがあるためにシリコン半導体基板からのPbの 蒸発や再スパッタが起こり膜中のPb量の欠損が生じ易 い。ターゲット中の過剰Pbはそれを補償するために加 えてある。Zr、Ti、Laなどの元素はターゲット組 成とほぼ同じ量で膜に取り込まれるため望む組成の量比 のものを用いることができる。電気特性がPZT膜の組 成などで不安定な場合には膜の上部にシード層を形成 し、その上にPZT膜を成膜する。スパッタ条件はター ゲット-基板間距離が60mm、回転式のマグネットを 用いて、12インチのセラミックP2Tターゲットに対 し1.0~1.5kWでスパッタを行う。ガス圧は、 0.5~2.0PaでArで約5分間RFマグネトロン スパッタを行う。膜厚は100~150nmである。P ZT膜形成前にターゲット表面の状態、温度、チャンバ 一内環境を一定とするため約1時間のプレスパッタを同 じスパッタ条件で行う。 Pb 量及び結晶化後の構造・電 気特性は、このプレスパッタにより大きく変化してしま う。Xeフラッシュランプを用いて酸素気流中でペロブ スカイト相を結晶化させた。フラッシュランプはXeガ スを封入したものを1msec程度かそれ以下の短時間 に放電させるものである。PZT膜の結晶化を促進させ る目的でシリコンウェハ下部に用意したハロゲンランプ により基板温度を350~400℃に保ってある。Xe ランプの放出エネルギーは23 J/c m² である。この エネルギーは貯えられた電荷量から求めたものである が、実際は半分以下のエネルギーが膜の結晶化に寄与し ているものと考えられる。ランプの照射と反対側には反 射板を設けることで外部への光エネルギーの拡散を防止 している。フラッシュランプは1msecの時間、上記 のエネルギーで照射し、これによりPZT膜が結晶化す る。得られた膜をX線回折にて結晶構造を調べたとこ ろ、ペロブスカイト相の(100)面からの非常に強い 反射が得られた。この微細構造を図に示す。微細構造の 観察結果では、0.5μm径以下のPZT粒子が形成さ れている。この時のキャパシタ凹部エッジでのカバレッ ジは図5に示すように良好であった。

【0033】また、図6に示すように、PZTとSiO2膜との接する部分(A)でも顕著な相互拡散、反応などによる形状劣化が観察されなかった。図6は、強誘電体膜を有する半導体基板の断面図である。すなわち、フラッシュランプ処理による結晶化により界面欠陥生成が防止される。PZT膜をウェハ全面に残さない場合にはこの段階でキャパシタ以外の部分のPZT膜をCMPにより発表する。また、この工程(PZT膜のCMPM)

理)は、上部電極を形成した後に上部電極をCMPする 際に同時に行うようにしても良い。次に、PZT結晶膜 上に上部電極47であるRu膜をDCマグネトロンスパ ッタにより形成してキャパシタ構造を作製する。Ru膜 をパターニングして上部電極47を形成するには、CM Pを用いてキャパシタ部のみ残すようにしてもよいが、 RIEを用いて、酸素、塩素の混合ガス中でエッチング を行い微細パターンを形成しても良い。この場合は、P ZT膜の周辺部で上部電極を加工するためにPZTキャ パシタ本体にはダメージは入らない。その後、上部電極 10 との密着性、結晶の整合性を向上させるために500℃ で窒素中、30秒のアニール処理を施して強誘電体特性 を有する強誘電体を得る。強誘電性を電荷量Q-印加電 圧Vのヒステリシス特性で調べたところ、分極量2Pr (残留分極×2)で約40 μ C/c m² を示し、8イン チシリコンウェハの全面に同程度の分極量と抗電界をも つPZT膜が形成されていることが分かった。抗電圧も 1 V程度と低い値が得られた。そして、この試料の疲労 特性を評価した。疲労特性評価は50μm×50μmの 面積に相当するアレイで評価したところ、1×10¹²サ イクルまで分極量の変化がなく、リーク電流も5V印加 時で10⁻⁸A/cm² オーダーと低い値であった。

【0034】この実施例は、スパッタ法により立体キャ パシタを形成したものであるが、より大きいアスペクト 比の場合にはMOCVDやLSMCDなどの方法を採用 してもよい。また、フラッシュランプとシリコン半導体 基板との間にマスク材を使用することでウェハの一部分 のみ結晶化することも可能である。図7は、マスクを用 いて強誘電体膜を部分的にアモルファス状態から結晶化 する状態を説明する半導体基板の断面図である。シリコ 30 ン半導体基板上にシリコン酸化膜(SiO₂)(図7 (a)) もしくは電極膜を形成し、その上にアモルファ スPZT膜を形成する。その上にマスクを間隔を置く (図7(b)) かアモルファスPZT膜に密着させて配 置し(図7(c))、この状態でこの実施例のようにフ ラッシュランプを照射すると、マスクされない部分のみ PZT膜が結晶化する。ウェハの外周部などでPZT膜 を結晶化するとその後の工程でエッチングにより除去す ることが困難なためにクロスコンタミの問題が生じ易 い。例えば、PZT膜を結晶化する際にウェハエッジ部 40 分を覆うようなマスク材を利用する(図7(b)参照) ことで問題は解決できる。また、さらに微小部分のみ結 晶化した場合はより精度の高いマスクを用意し、ウェハ との距離を小さくする方法、レンズ系を使用して縮小投 影する方法などが考えられる。後者はCrマスクなど通 常の露光用マスクと併用することでさらに微小領域を選 択的に結晶化することができるために強誘電体膜、誘電 体膜を均一に選択的に結晶化することが可能になる。

【0035】また、その他の応用として、ゲート絶縁膜 そのものにフラッシュランプ加熱を利用することも可能 50

である。ZrO2、HfO2 やシリケート薄膜が検討さ れているが、それらの膜の誘電率を増加させるために一 部結晶化する方式を本発明で用いたフラッシュランプ加 熱により達成することが可能である。すなわち、シリコ ンなどの半導体基板上にZrSiO3 などのシリケート 誘電体、SrTiO3 や (BaSr) TiO3 などのペ ロブスカイト型誘電体、ZrO₂、HfO₂、Ta₂O 5 、TiO2 などの高誘電率材料からなるゲート絶縁膜 を形成し、前記ゲート絶縁膜上にゲート電極を形成し、 前記ゲート絶縁膜の前記ゲート電極が形成されたゲート 領域以外の部分に遮光マスクを直接もしくは所定の距離 をおいて配置し、前記遮光マスクを介してフラッシュラ ンプを前記ゲート絶縁膜に照射して前記ゲート領域のゲ ート絶縁膜を選択的に結晶化する。そこで、この実施例 のように、ベベル部にまで強誘電体膜 (PZT膜) が形 成されたシリコンウェーハの周辺のベベル部に遮光マス クを配置し、この状態でPZT膜にフラッシュランプを 照射して結晶化処理を行う(図11)。図11は、遮光 マスクが配置されたシリコンウェーハの平面図及び断面 図である。フラッシュランプ照射により非遮光部の中心 部分のPZT膜は結晶化され、ベベル部のPZT膜はア モルファス状態にある。結晶化PZT膜は、弗酸には溶 けるが塩酸ではエッチングが難しい。しかしアモルファ スPZT膜は塩酸で容易にエッチングができるのでシリ コンウェーハベベル部のエッチングが困難ではなくな る。このように強誘電体膜を結晶化するとSiO2など と反応が進行し、クロスコンタミの原因となるシリコン ウェーハのベベル部のエッチングなどが困難になるのに マスクを用いて部分的結晶化を行うと、エッチング処理 が容易になる。

【0036】次に、図8、図9、図12及び図13を参 照して第5の実施例を説明する。この実施例では、例え ば、図1と同じ様なPZT薄膜を用いた強誘電体メモリ を用いて強誘電体膜の結晶化を説明する。図8は、強誘 電体膜の結晶化条件を示す特性図である。縦軸は、結晶 化のためにフラッシュランプが半導体基板に照射するエ ネルギー密度(J/cm²)を表わし、横軸は、結晶化 時の基板温度(アシスト温度)(℃)を表わしている。 まず、シリコン半導体基板に通常プロセスによりトラン ジスタを作り込みCMOS構造を形成する。トランジス タ領域をPSG、BPSGなどの絶縁膜をCVD法によ り形成し、CMP法によりその表面を平坦化する。その 上にCVD法によりシリコン窒化膜(SiN)を形成 し、これを下地基板とする。ここでキャパシタとトラン ジスタのアクティブエリア (ソース/ドレイン領域) と の接続をタングステン (W) やポリシリコンからなるプ ラグを用いて行うため、予めそのプラグを形成してお く。プラグの形成にはブランケットCVD法とCMPと を併用する。キャパシタ構造は、始めに下部電極である Ptを形成する。このPt膜は、DCマグネトロンスパ ッタを用いて約100nmの厚さにされる。下部電極は、Pt以外ではRu、Ir、RuO2、IrO2あるいはこれらの積層構造、SRO、LSCO、YBCOなどのペロブスカイト構造酸化物導電体でも可能である。Ruは、PZTキャパシタ用電極として使用すると界面部分にRuO2からなる導電性酸化物層が形成され、PZTの疲労特性(分極反転を繰り返した時の分極量の劣化現象)が向上する。Ruは、この導電性酸化膜RuO2を形成すること、酸素を含むドライエッチングが良好なことなどの特徴がある。下部電極の上にRFマグネトロンスパッタ法によりアモルファスPZT膜を形成する。Pb量を10%程度多くしたPZTセラミックターゲットを使用する。

【0037】ターゲットの組成はPb_{1,10}La_{0,05}Zr 0.4 Tio.6 O3 である。PZTセラミックターゲット は密度の高いものがスパッタ速度が大きく水分などに対 する耐環境性も良好であるため、理論密度98%のセラ ミック焼結体を使用する。スパッタ時にはプラズマによ り基板温度の上昇や飛来粒子によるボンバードメントが あるためにシリコン半導体基板からのPbの蒸発や再ス パッタが起こり膜中のPb量の欠損が生じ易い。ターゲ ット中の過剰Pbはその欠損を補償するために加えてあ る。Zr、Ti、Laなどの元素はターゲット組成とほ ぼ同じ量で膜に取り込まれるため、望む組成の量比のも のを用いればよい。電気特性がPZT膜の組成などで不 安定な場合にはアモルファスPZT膜の上部にシード層 を形する。例えば、結晶化するPZT膜の構造・電気特 性を改良するために酸素を導入したスパッタ法を利用す る。最初にArを導入した雰囲気でスパッタ成膜して、 後に酸素を添加したAr中スパッタによりPZTシード 30 層を形成する。スパッタ条件は、ターゲットー基板間距 離が60mm、回転式のマグネットを用いて、12イン チのセラミック P Z T ターゲットに対し1.0~1.5 kWでスパッタを行う。ガス圧は0.5~2.0Paで Arに酸素を20%導入した条件で15~30秒間成膜 して2~5nm厚さのPZTアモルファスシード層を形 成する。下地のRu上にはArガスのみを使用してガス 圧0.5~2.0Pa、1.0~1.5kWの電力で約 5分間RFマグネトロンスパッタによるアモルファスP ZT膜の形成を行う。アモルファスPZT膜の膜厚は1 00~150nmである。シード層にはPZT膜ではな く、2~5nm程度の薄いTi膜、Zr膜、Nb膜、T a 膜などを使用してもよい。 PZT成膜前にターゲット 表面の状態、温度、チャンバー内環境を一定とするため 約1時間のプレスパッタを同じスパッタ条件で行う。P b量及び結晶化後の構造及び電気特性は、このプレスパ ッタにより大きく変化する。

【0038】バリア層を介してプラグ上に形成されたR u電極にアモルファスPZTが成膜されたものに、フラ ッシュランプを使用してPZT膜の結晶化を行う。フラ 50

ッシュランプは、Xeガスを封入したものを1msec程度かそれ以下の短時間に放電させる。P2T膜の結晶化を促進させる目的でシリコンウェハ下部に用意したハロゲンランプにより基板温度を350~450℃に保ってある。Xeランプの放出エネルギーは25J/cm²である。このエネルギーは貯えられた電荷量から求めたものであるが、実際は半分以下のエネルギーが膜の結晶化に寄与しているものと考えられる。図8は、基板温度とフラッシュランプの結晶化エネルギーとの関係を示す特性図である。図に示された直線Yは、結晶化領域の範囲を規定し、この直線Yの上は結晶化領域であり、下は非結晶化領域である。直線Yは、Y=-0.1X+5(Yはエネルギー密度、Xはアシスト温度を表わしている。)で表わされる。結晶化に必要なフラッシュランプの照射条件は、次式(1)、(2)で示される。

 $E \ge - (T/10) + 55$ · · · (1)

 $I = \alpha \cdot E / \tau > 1500 \qquad \cdot \cdot \cdot (2)$

ここでE(J/cm^2)は、Xe7ラッシュランプの出力(コンデンサへの総蓄積電荷量から求めたコンデンサの蓄積エネルギー量を放射効率0.4、反射効率0.5 とし、照射面積をランプ配置面積として計算したもの)である。I(A) は、ランプ最大電流値である。r(msec) は、パルス幅(パルス電流波形の半値幅と定義)、すなわち、照射時間である。T(C) は、アシスト温度である。n は、パルス印加回数である。 α は、定数であり、70を表わしている。この結晶化条件でランプ照射を行うと強誘電体膜が結晶化される。

【0039】ランプの照射と反対側には反射板を設ける ことで外部への光エネルギーの拡散を防止している。結 晶化時の雰囲気は酸素気流中である。約1msecの時 間、上記のエネルギーを照射することによりPZT膜が 結晶化される。得られた膜をX線回折にて結晶構造を調 べたところ、ペロブスカイト相の(100)面からの非 常に強い反射が得られた。微細構造の観察結果では、 0. 5μm径以下のPZT粒子がPt下部電極上に形成 されている。次に、結晶化されたPZT膜上に上部電極 であるRu膜をDCマグネトロンスパッタにより形成し てキャパシタ構造を作製する。上部電極は、Ru膜をR I Eを用いて酸素、塩素の混合ガス中でエッチングを行 い微細パターン化する。上部電極との密着性、結晶の整 合性を向上させるために400℃、窒素中、30秒のア ニール処理を施して強誘電体特性を有する強誘電体膜を 得た。図12及び図13は、半導体基板上のTEOS膜 に形成された膜厚150nmのPZT膜をフラッシュラ ンプで結晶化処理した後の状態及び結晶化処理をしない ままの状態を光学的に測定した特性図であり、横軸が2 θを表している。図12において、半導体基板は、予め 450℃に加熱されている。この状態で特性線Aは、フ ラッシュランプにより光をPZT膜に照射した後を示し (Flash)、特性線Bは、従来のように、フラッシ

ュランプ処理を行わない例(No flash)である。このように、結晶化処理により結晶化された強誘電体特性を有するPZTが形成される。図13は、半導体基板を400℃に加熱した場合のフラッシュランプの照射による効果を示している。ランプ照射を行った特性線Aでは結晶化されたPZT膜が示され(図13

(a))、従来の加熱処理のみの特性線Bでは結晶化されたPZT膜が示されていない(図13(b))。

【0040】次に、本発明に用いる加熱処理装置を説明 する。図9は、フラッシュランプを備えた加熱処理装置 10 の概略断面図である。図で示すように、シリコンウエハ が載置された試料台の下には棒状ランプ(ハロゲンラン プ) が配置され、予めウエハを加熱できるように構成さ れている。この加熱処理装置は、アルミニウムからなる 試料チャンバー100を有し、この試料チャンバー内部 には、試料(シリコンウエハ)を載置する試料台10 2、酸素などのガスを導入するガス導入口103、排気 する排気口104、光を導入するための上部の石英窓1 05、試料を予備加熱するための棒状ランプ106、フ ラッシュランプ107を備えている。棒状ランプ106 は、3kWのタングステンハロゲンランプで16本、ウ エハ108の下に設置され、ウエハ108を下から加熱 する。一方、フラッシュランプ107は、同様に棒状の ランプであり、15本がウエハ108の上に設置され、 ウエハ108を上から加熱する。両ランプは、いずれも それぞれ専用の電源109、110に接続されている。 ランプ点灯のタイミング、点灯時間及びフラッシュラン プの点灯回数は、マイコンによって制御されるように構 成されている。上記ランプ106は、棒状のランプであ ることが本質的ではなく、ランプの分野でシングルエン 30 ドと呼ばれる一方向に外部端子が2つ設けられたタイプ のランプでも同様の効果を期待することができる。

【0041】強誘電性を電荷量Q-印加電圧Vのヒステ リシス特性にて調べたところ、2.5 V印加時に分極量 2 P r (残留分極×2) で約30 μ C/c m² を示し、 8インチシリコンウェハの全面に同程度の分極量抗電界 を持つPZT膜であることが判った。抗電圧も0.6V 程度と低い値が得られた。この試料の疲労特性を評価 し、疲労特性評価は50 μm×50 μmの面積に相当す るアレイで評価したところ、1×10¹²サイクルまで分 40 極量の変化がなく、リーク電流も3V印加時で10-8A /cm² オーダーと低い値であった。キャパシタ上部電 極からのコンタクトは通常のLSI作製プロセスを用い る。すなわち絶縁膜とRIE、配線成膜工程を繰り返す ことでキャパシタからの配線の引き出しを行う。フラッ シュランプによる結晶化プロセスではWプラグとの接続 部であるバリア層部分に拡散、反応した様子がなく、プ ラグも酸化されなかった。

[0042]

【発明の効果】本発明は、以上のように、強誘電体膜を 50

用いたキャパシタを具備する半導体メモリ装置におい て、フラッシュランプを用いて強誘電体膜を結晶化する ことによりキャパシタ下部の構造に関係なく強誘電体膜 を作製することができる。本発明ではキャパシタの下地 部分への熱負荷を低減することが可能となる。また、本 発明は、ゲート酸化膜などの絶縁膜(シリコン酸化物) あるいはシリコン半導体基板上に界面反応を抑制した状 態でPZTなどの強誘電体膜を結晶化させる1Tェタイ プのメモリに好適である。また、ゲート酸化膜として形 成したZrO2、HfO2、シリケート膜などを誘電率 増加、結晶性向上などを目的として熱処理することがで きる。これまではシリコンとの拡散、反応が問題であっ たが、フラッシュランプ加熱により良好な界面を形成す ることができる。また、耐熱性、耐酸化性が低いタング ステン、ポリシリコンなどのプラグ上にキャパシタを形 成するCOP構造において、プラグ部分にかかる熱負担 を低減し、酸化の抑制、コンタクト抵抗の増加を抑制し ながらキャパシタの強誘電体膜を結晶化することが可能 となる。このプロセスにより微小なセルサイズが可能と 20 なり、半導体メモリの高集積化が実現できる。また、フ ラッシュランプを使用する際にマスク材を使用すること により容易に部分的な結晶化が可能になる。また、本発 明は、電極膜/誘電体膜/電極膜の積層構造で誘電体膜 の一部が下部電極膜から延在した立体形状キャパシタ構 造において、その延在した部分の誘電体膜と絶縁膜との 間の反応が抑制される。

【図面の簡単な説明】

【図1】本発明のPZT膜を誘電体膜として使用したキャパシタが形成されたシリコン半導体基板の断面図。

【図2】本発明の半導体装置を製造する工程フロー図。

【図3】本発明のPZT膜を使用したキャパシタの構造を示す断面図。

【図4】本発明のPZT膜を使用したキャパシタの構造 (MFIS)の断面図。

【図5】本発明のPZT膜を使用した立体形状キャパシタの構造を示す断面図。

【図6】本発明の強誘電体膜を有する半導体基板の断面 図。

【図7】本発明のマスクを用いて強誘電体膜を部分的に アモルファス状態から結晶化する状態を説明する半導体 基板の断面図。

【図8】本発明の強誘電体膜の結晶化条件を示す特性 図

【図9】本発明のフラッシュランプを備えた加熱処理装置の概略断面図。

【図10】本発明の半導体基板上に形成されたキャパシタとその下に形成されたA1配線を示す写真の断面図。

【図11】本発明の遮光マスクが配置されたシリコンウェーハの平面図及び断面図。

【図12】半導体基板上に形成されたPZT膜をフラッ

シュランプで結晶化処理した後の状態及び結晶化処理をしない状態を光学的に測定した特性図。

【図13】半導体基板上に形成されたPZT膜をフラッシュランプで結晶化処理した後の状態及び結晶化処理を しない状態を光学的に測定した特性図。

【符号の説明】

 1、20、40、50・・・半導体基板(ウエハ)、
 膜、
 100・・・試料チャンバー


 2、9、13、26(26a、26b、26c、26
 料台、
 103・・・ガス導入口、

 d、26e)、30、41、48・・・絶縁膜、
 3
 口、
 105・・・石英窓、
 106・・・シリコン窒化膜、4、10、23、42・・・プ
 10 プ、107・・・フラッシュランプ、


 ラグ、5、32、43・・・バリア層、
 6、27、
 ウエハ、109、110・・・電源。

45・・・下部電極、7、28、34、46・・・強誘電体膜(PZT膜)、8、29、35、47・・・上部電極、11、21・・・ソース/ドレイン領域、12、25(25a、25b、25c、25d、25e)、31・・・配線、22・・・コバルトシリサイド、24・・・Ti/TiNの積層膜、33・・・ゲート酸化膜、100・・・試料チャンバー、102・・・試料台、103・・・ガス導入口、104・・・排気口、105・・・石英窓、106・・・棒状ランプ、107・・・フラッシュランプ、108・・・ウエハ、109、110・・・電源。


【図1】




【図3】





【図2】




【図5】








【図10】




【図11】





アモルファス領域。

[図12]

【図13】







フロントページの続き

(72)発明者 奥村 勝弥

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセン ター内 Fターム(参考) 4K029 AA06 BA01 BA50 BD01 CA05

CA06 DC05 DC09 EA01 EA03

EA05 EA09 FA04 GA01

4M104 BB06 CC05 EE03 EE12 EE14

GG14 GG16

5F058 BA11 BB06 BC03 BD04 BD05

BF02 BF12 BH20 BJ02

5F083 FR02 GA21 JA06 JA14 JA15

JA17 JA35 JA36 JA37 JA38

JA39 JA40 JA42 JA43 MA06

MA17 NA08 PR22 PR34 PR40

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.